排序方式: 共有31条查询结果,搜索用时 171 毫秒
1.
2.
利用现场可编程门阵列固有的并行性和灵活性,提出在硬件可编程平台上基于随机局部搜索算法的布尔可满足性求解器,用于求解大规模的布尔可满足性问题。相对其他求解器,该求解器的预处理技术能极大提高求解效率;其变元加强策略避免了同一变元被反复连续翻转,降低了搜索陷入局部最优的可能。评估结果表明,求解器最多能处理32 000个变元/128 000个子句的实例。相比当前同类型的求解器,其求解效率明显提高。 相似文献
3.
4.
在提出电力电子器件及其组合多时间尺度动力学表征需求的前提下,以目前常用的全控型电力电子器件——绝缘栅双极晶体管(Insulated Gate Bipolar Transistor,IGBT)为例,系统分析并归纳了目前在IGBT及其组合多时间尺度动力学表征研究方面的进展和成果,包括作为基础的大功率IGBT及其组合多时间尺度电热瞬态建模方法、基于模型的大功率IGBT模块失效量化表征方法以及用于辅助分析的IGBT组合多速率仿真方法。此外,介绍了基于IGBT多时间尺度模型的装置应用设计案例。从建模方法、可靠性评估、仿真手段以及应用设计四个方面系统全面地阐述了大功率IGBT及其组合多时间尺度的动力学表征方法,可为电力电子混杂系统的精确设计提供电力电子器件层面的理论和技术支撑。 相似文献
5.
6.
7.
面向众核处理器提出一种访存链路接口的现场可编程门阵列(Field-Programmable Gate Array,FPGA)验证平台,用于对处理器访存链路关键部件进行功能及可靠性测试。提出片上读写激励自动产生与检查机制、以太网接口硬件用户数据报协议(User Datagram Protocol,UDP)协议栈和FPGA芯片间多通道并行链路三项关键技术并进行设计实现。实验结果表明提出的各项关键技术功能正确,不仅丰富了功能验证中随机激励产生及结果验证的手段,而且实现了对链路数据检错和多lane间延迟偏斜纠正逻辑的可靠性测试与评估。经过该平台验证的访存链路接口在实际芯片中通过了功能正确性测试,证明了验证的有效性。 相似文献
8.
9.
10.